誰も書き込まないので書きます。

有償のVerilog設計セミナーがあります。

詳細は

http://www.cyber-labo.co.jp/ver_sem1.html

を御覧下さい。